VDP technische Informatik

Termin:	22.01.2001
Zeit:	knapp 25 min
Prüfer:	Dr. Keller
Note:	1,3  :-)
Kurse:	1704/1705

Fragen:

Zum Start erhielt ich die Frage nach den Bestandteilen eines Mikroprozessors:
Steuer-, Rechen-, Adresswerk, Registersatz, interner Bus, Systembusschnittstelle

Ausgehend von dieser Frage kam dann die Rede auf die Systembusschnittstelle:
Aufgabe der Systembusschnittstelle - diese fungiert als Verbindung zur "Umwelt" des Prozessors, insbesondere auch zum Arbeitsspeicher.

An dieser Stelle kam ein kleines Rechenbeispiel:
Angenommen der Mikroprozessor arbeitet mit einer Taktrate vom 1 GHz und ist mit einem Arbeitsspeicher mit 60 ns Zugriffszeit verbunden - wie schaut es hier mit den Speicherzugriffen des Prozessors aus ?
Bei dieser Frage bin ich kurz einmal "auf der Leitung gestanden". Nach einer kurzen Unterstützung durch Prof. Keller (was bedeutet ein GHz = 1 Mrd Schwingungen/Sekunde, ns = Milliardstelsekunde) kam ich dann drauf, daß der Prozessor eben nur bei jedem 60. Takt auf den Arbeitsspeicher zugreifen kann.

Mit diesem Rechenbeispiel erfolgte die Überleitung zum Sinn und Zweck des Cache-Speichers:
Durch Integration des Caches am Chip selbst ergibt sich eben eine Verbesserung der Zugriffszeiten. Danach ein paar Details zum Cache (Einlagerung, Verdrängung, mögliche Dateninkonsistenzen, Probleme bei direktem Speicherzugriff - DMA).

Mit der Frage "Beim Rechnerstart ist der Cache ja leer - von wo erhält der Rechner nun den/die ersten Befehl(e) ?" (aus einem Festwertspeicher - ROM) hat Prof. Keller die Thematik auf die div. Speicherarten umgelenkt.

Hier folgte dann meinerseits die überblicksmäßige Aufzählung der verschiedenen Speicherarten:
ROM (reversibel, irreversibel), RAM (statisch, dynamisch), dazu jeweils ein paar Erläuterungen zu den einzelnen Arten.

Dann kam die Sprache auf die Darstellung ganzer Zahlen im Rechner:
Integer (mit/ohne Vorzeichen, Zweierkomlement) und BCD (gepackt/ungepackt, Exzeß-3- und 2-aus-5-Darstellung) mit einigen knappen Erklärungen reichten hier aus.

Bis hier kamen die Fragestellungen aus dem 1705er-Kurs. Über die Frage welche Entwurfsebenen der Rechnerarchitektur ich kenne:
Gatter-, Register- und Prozessorebene
wurde der Wechsel zum Kurs 1704 vollzogen.

Auf die Antwort nach den Zeiteinheiten in den Entwurfsebenen (Gatter in ns, Register in Takten) stellte Prof. Keller die Frage, ob es denn sinnvoll wäre den Entwurf in der Prozessorebene sofort mit dem Bau des Rechners zu überprüfen (nein - zu teuer, daher ist eine Simulation am Computer sinnvoller).

Zu guter Letzt kam als Mittel zur Leistungssteigerung, trotz optimiertem Rechnerentwurf, noch die Parallel-Verarbeitung ins Spiel. Hier war gefragt, um wieviel eine Leistungssteigerung bei der Koppelung von 10 Mikroprozessoren inkl. deren Caches zu erwarten sei:
Die Antwort daß etwas mehr als die 10-fache Leistung (wegen der 10 vorhandenen Caches) möglich sei, ließ Prof. Keller gelten.

Die Frage, ob diese Leistungssteigerung auch in der Praxis realistisch ist, hat Prof. Keller nach kurzer Diskussion noch selbst beantwortet:
Da zumindest ein Prozessor die Koordination und Verwaltung übernehmen muss, wird die Leistungssteigerung sicherlich geringer ausfallen.

So, das war's.


Die Prüfung verlief in einer angenehmen Atmosphäre, die eher wie ein Gespräch abgelaufen ist. Die Fragen kommen präzise und sollen auch abchecken, ob man die Zusammenhänge verstanden hat. Unterm Strich ein empfehlenswerter Prüfer.